现场可编程门阵列动态重构下的低功耗研究

作     者：徐新民 吴晓波 严晓浪 XU Xin-min;WU Xiao-bo;YAN Xiao-lang

作者机构：浙江大学超大规模集成电路设计研究所 

基　　金：国家自然科学基金资助项目(90207002) 

出 版 物：《浙江大学学报（工学版）》 (Journal of Zhejiang University：Engineering Science)

年 卷 期：2007年第41卷第2期

页      码：193-197页

摘      要：提出了一个开关级模型来估算在不同布线结构参数(输入端口和输出端口的连接块复杂度)下现场可编程门阵列(FPGA)在动态重构(RTR)工作状态下的功耗,并对基于查找表(LUT)和逻辑块结构的FPGA,给出了用于估计电容的FPGA基元等效电路.在功耗估计部分考虑了动态重构下被激活逻辑块的统计分布,使用改进型fpgaEva-LP构架,同时分析电容和开关转换频率,进而估算出功耗,并得出了连接块的复杂度与功耗的关系.结果表明,合理地选择连接块的复杂度可以有效地降低功耗.

主 题 词：现场可编程门阵列 低功耗设计 动态重构 布线结构 

学科分类：080903[080903] 0810[工学-土木类] 0809[工学-计算机类] 08[工学] 0805[工学-能源动力学] 0812[工学-测绘类] 

核心收录：

D　O　I：10.3785/j.issn.1008-973X.2007.02.001

馆 藏 号：203455484...