用Verilog实现基于FPGA的通用分频器

作     者：唐晓燕 梁光胜 王玮 

作者机构：华北电力大学(北京)信息工程系 

出 版 物：《电子与电脑》 (Compotech)

年 卷 期：2006年第6卷第5期

页      码：127-129页

摘      要：在复杂数字逻辑电路设计中,经常会用到多个不同的时钟信号.介绍一种通用的分频器,可实现2～256之间的任意奇数、偶数、半整数分频.首先简要介绍了FPGA器件的特点和应用范围.接着介绍了通用分频器的基本原理和分类,并以分频比为奇数7和半整数6.5的分频器设计为例,介绍了在Quartusll开发软件下,利用Verilog硬件描述语言来设计数字逻辑电路的过程和方法.

主 题 词：Verilog硬件描述语言 分频器设计 FPGA器件 逻辑电路设计 数字逻辑电路 时钟信号 分频比 奇数 整数 

学科分类：080902[080902] 0809[工学-计算机类] 08[工学] 

D　O　I：10.3969/j.issn.1000-1077.2006.05.038

馆 藏 号：203463605...