一种改进的高速Reed-Solomon译码算法及其FPGA实现

作     者：吴飞 王小力 WU Fei;WANG Xiao-li

作者机构：西安交通大学电信学院陕西西安710049 

基　　金：教育部重点科学技术项目资助(03151) 

出 版 物：《西安电子科技大学学报》 (Journal of Xidian University)

年 卷 期：2006年第33卷第6期

页      码：995-999页

摘      要：对欧几里得译码算法做了进一步的改进,根据新算法在解关键方程模块中采用了新颖的迭代流水线结构以提高电路工作速度、减小电路面积,设计了高速Reed-Solomon译码器.设计的流水线全并行有限域乘法器,有效解决了传统译码器的速度性能瓶颈.在新的译码器架构基础上,设计了译码器的门级电路,用Xilinx的VirtexII XC2V1000进行了实现和仿真,获得了理想的成果.

主 题 词：Reed—Solomon码 欧几里得算法 高速电路 现场可编程门阵列 

学科分类：080903[080903] 0808[工学-自动化类] 0809[工学-计算机类] 08[工学] 0812[工学-测绘类] 

核心收录：

D　O　I：10.3969/j.issn.1001-2400.2006.06.034

馆 藏 号：203465487...