一种512Kbit同步高速SRAM的设计

作     者：叶菁华 陈一辉 郭淦 洪志良 

作者机构：复旦大学微电子系上海200433 

出 版 物：《固体电子学研究与进展》 (Research & Progress of SSE)

年 卷 期：2004年第24卷第3期

页      码：355-358,368页

摘      要：设计了一种深亚微米 ,单片集成的 5 1 2 K( 1 6K× 32位 )高速静态存储器 ( SRAM)。该存储器可以作为IP核集成在片上系统中。存储器采用六管 CMOS存储单元、锁存器型敏感放大器和高速译码电路 ,以期达到最快的存取时间。该存储器用 0 .2 5μm五层金属单层多晶 N阱 CMOS工艺实现 ,芯片大小为 4.8mm× 3.8mm。测试结果表明 ,在 1 0 MHz的工作频率下 ,存储器的存取时间为 8ns,工作电流 7m A。

主 题 词：静态存储器 敏感放大器 存取时间 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

核心收录：

D　O　I：10.3969/j.issn.1000-3819.2004.03.017

馆 藏 号：203470020...