基于多核处理器的高性能IPSec软件架构的研究

作     者：蒋汉平 李腊元 Jiang Hanping;Li Layuan

作者机构：武汉理工大学计算机科学及技术学院武汉430063 

基　　金：国家自然科学基金项目(批准号:60672137) 教育部高等学校博士点基金项目(批准号:20060497015) 湖北省科技攻关项目(批准号:2007AA101C63)资助 

出 版 物：《武汉理工大学学报（交通科学与工程版）》 (Journal of Wuhan University of Technology（Transportation Science & Engineering）)

年 卷 期：2007年第31卷第5期

页      码：792-795页

摘      要：随着网络的发展,高性能的安全应用在构建未来网络系统中发挥着越来越重要的作用;同时,基于网络处理器成功构建一个安全网络系统的关键,在于网络处理器软件系统的设计与开发,其核心问题就是要安全软件系统充分发挥网络处理器灵活性和高性能的特点.针对目前最为先进的OCTEON基于M IPS64的多核处理器,结合多核技术设计了高性能的IPSec软件架构并进行验证,给出了基于选定硬件平台上的IPSec的测试方案和性能数据.

主 题 词：IPSec 多核网络处理器 数据平面 快速通道 

学科分类：08[工学] 081201[081201] 0812[工学-测绘类] 

D　O　I：10.3963/j.issn.2095-3844.2007.05.010

馆 藏 号：203471085...