基于DVB-S2标准低密度奇偶校验码译码器设计

作     者：王秀敏 陈豪威 WANG Xiu-min;CHEN Hao-wei

作者机构：中国计量学院信息工程学院杭州310018 

基　　金：国家质检总局科技计划基金资助项目(2009QK027) 浙江省科技计划优先主题重点工业基金资助项目(2010C11024) 杭州市经济开发区产学研合作基金资助项目(201002) 

出 版 物：《吉林大学学报（信息科学版）》 (Journal of Jilin University（Information Science Edition）)

年 卷 期：2011年第29卷第6期

页      码：511-517页

摘      要：为解决DVB-S2标准下码长较长,译码器资源消耗较高,但速率要求较高的问题,研究了DVB-S2标准LDPC(Low Density Parity Check Code)码译码器的硬件结构。利用校验矩阵周期特性,以16 200 bit码长和0.6码率为例,设计了基于共享内存和后验概率累加储存的译码器结构。实验表明,该设计的LDPC码译码器共消耗24 004个逻辑单元,6 437个寄存器和448 594 bit的RAM,吞吐率达到289 Mbit/s,不仅吞吐量大,而且寄存器和内存资源的消耗也小。

主 题 词：DVB-S2标准 后验概率 累加存储 寄存器 共享内存 

学科分类：0810[工学-土木类] 08[工学] 081001[081001] 

D　O　I：10.3969/j.issn.1671-5896.2011.06.002

馆 藏 号：203478693...