由版图引起的CMOS ESD保护电路失效的分析

作     者：陶剑磊 方培源 王家楫 TAO Jian-lei;FANG Pei-yuan;WANG Jia-ji

作者机构：复旦大学国家微分析中心上海200433 

出 版 物：《半导体技术》 (Semiconductor Technology)

年 卷 期：2007年第32卷第11期

页      码：1003-1006页

摘      要：ESD保护电路已经成为CMOS集成电路不可或缺的组成部分,在当前CMOS IC特征尺寸进入深亚微米时代后,如何避免由ESD应力导致的保护电路的击穿已经成为CMOS IC设计过程中一个棘手的问题。光发射显微镜利用了IC芯片失效点所产生的显微红外发光现象可以对失效部位进行定位,结合版图分析以及微分析技术,如扫描电子显微镜SEM、聚焦离子束FIB等的应用可以揭示ESD保护电路的失效原因及其机理。通过对两个击穿失效的CMOS功率ICESD保护电路实际案例的分析和研究,提出了改进ESD保护电路版图设计的途径。

主 题 词：CMOSIC 静电放电 失效分析 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 080501[080501] 0805[工学-能源动力学] 080502[080502] 

D　O　I：10.3969/j.issn.1003-353X.2007.11.022

馆 藏 号：203486428...