DTECS系统高速数字电路的信号完整性仿真设计

作     者：侯春阳 李龙 张永维 石力 HOU Chun-yang;LI Long;ZHANG Yong-wei;SHI Li

作者机构：南车电气技术与材料工程研究院湖南株洲412001 

出 版 物：《机车电传动》 (Electric Drive for Locomotives)

年 卷 期：2014年第4期

页      码：48-52页

摘      要：为提高列车分布式网络控制系统的硬件可靠性,对高速数字电路的信号完整性问题进行了仿真研究。首先介绍了信号完整性仿真的方法和工具,然后通过DDR仿真实例,在波形分析、端接匹配分析、串扰分析、同步开关噪声分析等方面,详细论述了信号完整性的仿真策略。试验测试结果表明,测试波形信号完整性良好,仿真结果和测试结果相吻合,验证了该仿真方法的可靠性和实用性。

主 题 词：信号完整性 高速数字电路 DDR 端接匹配 串扰 列车分布式网络控制系统(DTECS) 

学科分类：12[管理学] 1201[管理学-管理科学与工程类] 08[工学] 080203[080203] 0802[工学-机械学] 081201[081201] 0812[工学-测绘类] 

D　O　I：10.13890/j.issn.1000-128x.2014.04.013

馆 藏 号：203489587...