基于DVB-S2的高速多码率LDPC编码器的FPGA设计与实现

作     者：范光荣 王华 夏添琦 匡镜明 FAN Guang-rong;WANG Hua;XIA Tian-qi;KUANG Jing-ming

作者机构：北京理工大学信息科学技术学院电子工程系北京100081 

基　　金：国家部委预研项目(02X0530XX) 

出 版 物：《北京理工大学学报》 (Transactions of Beijing Institute of Technology)

年 卷 期：2008年第28卷第9期

页      码：813-816,821页

摘      要：针对DVB-S2标准中的低密度奇偶校验(LDPC)码,提出了一种LDPC编码器设计结构.该结构巧妙地利用了输入数据的随机特性,显著降低了计算电路的功耗.在此基础上,提出了两路并行的编码器设计方法,将编码器可处理的信息速率提高到原来的2倍.在现场可编程门阵列(FPGA)XC4 VLX25-10 SF363上实现了两路并行的多码率LDPC编码器.经实验测试表明,编码器工作稳定,处理速率高达328 Mbit/s,可满足同步数字传输体系(SDH)高速传输的应用需求,同时,该编码器具有通用性,经过重新配置可实现具有类似校验矩阵的LDPC编码.

主 题 词：DVB-S2标准 低密度奇偶校验(LDPC)码 编码器 现场可编程门阵列(FPGA) 

学科分类：07[理学] 08[工学] 070104[070104] 081101[081101] 0701[理学-数学类] 0811[工学-水利类] 

核心收录：

D　O　I：10.15918/j.tbit1001-0645.2008.09.015

馆 藏 号：203494062...