一种新型的单相数字锁相环

作     者：张琪 邱亮明 程善美 ZHANG Qi;QIU Liang-ming;CHENG Shan-mei

作者机构：华中科技大学自动化学院湖北武汉430074 

出 版 物：《电子设计工程》 (Electronic Design Engineering)

年 卷 期：2014年第22卷第20期

页      码：79-81,85页

摘      要：本文提出了一种新型的高精度数字锁相环(DPLL)技术,以一个改进的鉴相器(PD)环节代替常用的二阶通用积分器构成的PD环节,为了抑制该方法在同步信号频率上引入的二次谐波干扰,本文分析了引入谐波的原因,提出针对同步信号频率二次谐波的带阻滤波器,并研究了基于FPGA的数字锁相环实现方法。该方法锁相精度高,速度快,结构简单,计算量较小。仿真和实验结果表明该方法是有效可行的。

主 题 词：数字锁相环 鉴相器 带阻滤波器 FPGA 

学科分类：11[军事学] 0810[工学-土木类] 1105[1105] 08[工学] 081002[081002] 110503[110503] 

D　O　I：10.14022/j.cnki.dzsjgc.2014.20.022

馆 藏 号：203494616...