集成电路可测性设计中网表的解析与实现

作     者：申华 

作者机构：东北大学东软信息学院嵌入式系统工程系 

基　　金：受2005年信息产业部信息安全专项资金资助 

出 版 物：《中国集成电路》 (China lntegrated Circuit)

年 卷 期：2007年第16卷第6期

页      码：54-57页

摘      要：本文介绍了集成电路可测性设计项目中针对Cadence网表文件进行解析,提取待测元件之间管脚连线的方法和过程。首先分析网表文件结构,接着详细说明如何过滤网表文件中的无用信息,析取出与待测元件相关的网络节点定义,最后再从析取出的网络节点定义中提取待测元件的引脚连线信息并按照指定的文件格式输出。

主 题 词：集成电路 可测性设计 网表 元件 网络结点 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

D　O　I：10.3969/j.issn.1681-5289.2007.06.011

馆 藏 号：203501733...