看过本文的还看了

相关文献

该作者的其他文献

文献详情 >源、漏到栅距离对次亚微米ggNMOS ESD保护电路鲁棒性的影响 收藏
源、漏到栅距离对次亚微米ggNMOS ESD保护电路鲁棒性的影响

源、漏到栅距离对次亚微米ggNMOS ESD保护电路鲁棒性的影响

作     者:张冰 柴常春 杨银堂 Zhang Bing;Chai Chang-Chun;Yang Yin-Tang

作者机构:西安电子科技大学微电子学院宽禁带半导体材料与器件教育部重点实验室西安710071 

基  金:国家自然科学基金(批准号:60776034)资助的课题~~ 

出 版 物:《物理学报》 (Acta Physica Sinica)

年 卷 期:2010年第59卷第11期

页      码:8063-8070页

摘      要:基于对静电放电(electrostatic discharge,ESD)应力下高电压、大电流特性的研究,本文通过优化晶格自加热漂移-扩散模型和热力学模型,并应用优化模型建立了全新的0.6μm CSMC6S06DPDM-CT02CMOS工艺下栅接地NMOS(gate grounded NMOS,ggNMOS)ESD保护电路3D模型,对所建模型中漏接触孔到栅距离(drain contact togate spacing,DCGS)与源接触孔到栅距离(source contact to gate spacing,SCGS)对保护电路鲁棒性指标--开启电压、击穿电压、自热峰值等参数的影响进行了系统研究.仿真结果表明,DCGS和SCGS的改变对保护电路的开启电压和热平衡没有影响,而DCGS比起SCGS对保护电路的击穿电压和器件的自热峰值敏感度更高,但持续增大DCGS和SCGS并不能单调提升保护电路的击穿电压值以及降低器件的自热峰值,因此不宜单一通过增大DCGS和SCGS的方式来改善ESD保护电路的鲁棒性.仿真结果与0.5μm和0.6μm CMOS工艺流片的传输线脉冲(transmission line pulse,TLP)测试结果对比显示,本文建立模型的仿真结果较好地反映了保护电路在ESD条件下的电、热特性趋势,其结论与测试结果符合.本文的研究结果为次亚微米ggNMOS ESD保护电路版图设计中的参数选取提供了依据.

主 题 词:栅接地NMOS 静电放电 漏接触孔到栅的距离 源接触孔到栅的距离 

学科分类:080903[080903] 0809[工学-计算机类] 08[工学] 0805[工学-能源动力学] 0704[理学-天文学类] 

核心收录:

D O I:10.7498/aps.59.8063

馆 藏 号:203503060...

读者评论 与其他读者分享你的观点

用户名:未登录
我的评分