Cadence为复杂的FPGA／ASIC设计提高验证效率

出 版 物：《中国集成电路》 (China lntegrated Circuit)

年 卷 期：2011年第20卷第2期

页      码：9-9页

摘      要：Cadence设计系统公司宣布在帮助ASIC与FPGA设计者们提高验证效率方面取得最新重大进展。加上对最新Accellera Universal Verification Methodology（UVM）1．0业界标准的全面支持，600多种新功能扩展了指标驱动型验证（MDV）的范围，帮助工程师实现更陕、更全面的验证闭合与硅实现。

主 题 词：Cadence设计系统公司 ASIC设计 FPGA 验证 Verification Universal 功能扩展 设计者 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

馆 藏 号：203503157...