多芯片叠层封装中的芯片应力分析及结构优化

作     者：刘彪 王明湘 林天辉 LIU Biao;WANG Ming-xiang;LIN Tian-hui

作者机构：苏州大学微电子学系江苏苏州215021 AMD半导体苏州有限公司江苏苏州215021 

出 版 物：《半导体技术》 (Semiconductor Technology)

年 卷 期：2005年第30卷第11期

页      码：11-16页

摘      要：针对典型的四层芯片叠层封装产品,采用正交试验设计与有限元分析相结合的方法研究了芯 片、粘合剂、顶层芯片钝化层和密封剂等十个封装组件的厚度变化对芯片上最大热应力的影响,并利用找 到的主要影响因子对封装结构进行优化。结果表明,该封装产品可以在更低的封装高度下实现,并具有更 低的芯片热应力水平及更小的封装体翘曲,这有助于提高多芯片叠层封装产品的可靠性。

主 题 词：芯片应力分析 多芯片封装 有限元分析 可靠性 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 080501[080501] 0805[工学-能源动力学] 080502[080502] 

D　O　I：10.3969/j.issn.1003-353X.2005.11.004

馆 藏 号：203509384...