一种高速串行数据接收芯片的设计

作     者：唱娟 王松林 来新泉 CHANG Juan;WANG Song-lin;LAI Xin-quan

作者机构：西安电子科技大学机电工程学院陕西西安710071 西安电子科技大学电路CAD所陕西西安710071 

出 版 物：《微电子学与计算机》 (Microelectronics & Computer)

年 卷 期：2006年第23卷第1期

页      码：184-187页

摘      要：文章设计了一种用于光纤通信的高速串行数据接收芯片。本芯片采用0.6ΜMBICMOS工艺实现,最高工作频率为400MHZ,主要由时钟数据恢复、串并转换、10B/8B解码等电路构成。在设计中,采用了双PLL环路、全差分拓扑结构、负阻放大电路与运放级联等结构,有效地减小了功耗及噪声,且用CADENCE软件进行了仿真验证。

主 题 词：串行数据接收 时钟数据恢复 串并转换 10B/SB解码 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

D　O　I：10.3969/j.issn.1000-7180.2006.01.052

馆 藏 号：203542286...