应用于SAR ADC中逐次逼近寄存器的设计

作     者：张少真 李哲英 ZHANG Shao-zhen;LI Zhe-ying

作者机构：北京交通大学电子信息工程学院北京100044 北京联合大学信息学院北京100101 

基　　金：北京市教委项目(PHR〈IHLB〉20090513) 国家自然基金项目(NSFC609976024) 

出 版 物：《北京联合大学学报》 (Journal of Beijing Union University)

年 卷 期：2011年第25卷第2期

页      码：15-19页

摘      要：逐次逼近寄存器(SAR registers)协调DAC(Digital-to-Analog Converter,数模转换器)和比较器共同工作,完成逐次逼近逻辑,在SAR ADC(Successive approximation A/D Converter,逐次逼近型模数转换器)的设计中非常重要。设计了一个应用于5V单电源电压、采样率为1MSPs、12bits、低功耗SAR ADC中的逐次逼近寄存器。通过比较分析逻辑综合和全定制两种方法,选择了全定制方法来实现逐次逼近寄存器,实现功耗、面积的最佳优化。

主 题 词：逐次逼近寄存器 逻辑综合 全定制 控制信号 

学科分类：08[工学] 081201[081201] 0812[工学-测绘类] 

D　O　I：10.3969/j.issn.1005-0310.2011.02.004

馆 藏 号：203549449...