基于FPGA的数字频率合成器设计与实现

作     者：贾伟伟 李美凤 

作者机构：徐州工业职业技术学院江苏徐州221140 

出 版 物：《山西电子技术》 (Shanxi Electronic Technology)

年 卷 期：2012年第2期

页      码：14-15页

摘      要：为了产生稳定激励信号的目的,采用Verilog硬件语言在FPGA上实现了数字频率合成器的设计,该设计包括累加器、波形存储器、AD转换、低通滤波器等;对累加器、波形存储器都进行了仿真,并下载到FPGA中,经A/D转换,滤波,获得了稳定的正弦激励信号。本设计只实现了正弦信号设计,通过对波形存储器数据改变,可以实现任意波形的输出。

主 题 词：FPGA 数字频率合成器 信号发生器 VerilogHDL 

学科分类：080902[080902] 0809[工学-计算机类] 08[工学] 

D　O　I：10.3969/j.issn.1674-4578.2012.02.006

馆 藏 号：203549948...