基于Verilog HDL的DDS相位累加器的一种优化设计

作     者：熊兴中 杨平先 吴治隆 XIONG Xing-zhong,YANG Ping-xian,WU Zhi-long (Electronics and Information Engineering Dept., Sichuan University of Science & Engineering, Zigong 643000 ,China)

作者机构：四川理工学院电子与信息工程系四川自贡643000 

出 版 物：《四川轻化工学院学报》 (Journal of Sichuan Institute of Light Industry and Chemical Technology)

年 卷 期：2004年第17卷第2期

页      码：49-53页

摘      要：通过对基于VerilogHDL的DDS相位累加器的传统设计方法的对比分析,提出了应用流水线技术加法器与寄存器结合在一起进行相位累加器设计的方案,该方案既具有提高速度又具有节约资源的优点,并且以一个八位相位累加器为例,给出了实验仿真结果。

主 题 词：Verilog HDL 流水线技术 相位累加器 电子设计自动化 

学科分类：08[工学] 0802[工学-机械学] 

D　O　I：10.3969/j.issn.1673-1549.2004.02.013

馆 藏 号：203557156...