基于Wishbone总线结构的情景式IP核测试方案

作     者：周俊 张金艺 ZHOU Jun, ZHANG Jin-yi(School of Communication and Information Engineering, Shanghai University, Shanghai 200072, China)

作者机构：上海大学通信与信息工程学院上海200072 

基　　金：国家"863"高技术研究发展计划资助项目(2005AA1Z1177) 上海市科委应用材料研究与发展基金资助项目(0415) 上海市教委科学基金资助项目(04第58号04AB62) 

出 版 物：《上海大学学报（自然科学版）》 (Journal of Shanghai University:Natural Science Edition)

年 卷 期：2005年第11卷第5期

页      码：460-464,471页

摘      要：随着集成电路技术的发展,IP核复用成为集成电路SOC设计的主流.该文通过对广泛应用于SOC设计中的Wishbone总线体系结构和国际上常用IP核测试方法的研究,提出一种基于Wishbone总线结构的情景式IP核测试方案.通过对该方案应用于实际项目后所产生实验数据的分析,证明这种IP核测试方案能大大降低系统层测试难度,加快系统层设计速度,并能显著提高测试激励效率和可观电路结构测试覆盖率.

主 题 词：SOC IP核测试 Wishbone总线结构 情景式 测试覆盖率 测试激励效率 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

馆 藏 号：203557200...