SoC芯片STA的时钟约束问题研究

作     者：郝玉虹 付宇卓 鲁欣 HAO Yuhong;Fu Yuzhuo;LU Xin

作者机构：上海交通大学微电子学院上海200030 

基　　金：国家"863"计划基金资助项目"个人信息处理终端SoC"(2003AA1Z1350) 

出 版 物：《计算机工程》 (Computer Engineering)

年 卷 期：2005年第31卷第18期

页      码：50-52页

摘      要：随着集成电路的飞速发展,芯片能否进行全面成功的静态时序分析已成为其保证是否能正常工作的关键。该文结合一款面向个人信息处理终端的SoC芯片探讨了静态时序分析(STA)流程中时钟约束的关键技术问题,对未来基于静态时序分析进行SoC芯片的优化设计有重要的参考价值。

主 题 词：SoC设计 时钟问题 静态时序分析 

学科分类：080903[080903] 0810[工学-土木类] 0808[工学-自动化类] 0809[工学-计算机类] 0839[0839] 08[工学] 0835[0835] 0701[理学-数学类] 0811[工学-水利类] 0812[工学-测绘类] 

核心收录：

D　O　I：10.3969/j.issn.1000-3428.2005.18.018

馆 藏 号：203562690...