基于加权数据通路的RTL级低功耗SoC设计

作     者：杨恒伏 田祖伟 李勇帆 YANG Heng-fu;TIAN Zu-wei;LI Yong-fan

作者机构：湖南第一师范学院信息科学与工程系长沙410205 国防科学技术大学计算机学院长沙410073 

基　　金：国家自然科学基金项目(61073191) 湖南省科技计划项目(2008GK3134) 湖南省自然科学基金项目(10JJ6090) 湖南省高校科技创新团队支持计划(212)资助 

出 版 物：《计算机科学》 (Computer Science)

年 卷 期：2011年第38卷第2期

页      码：293-295页

摘      要：低功耗是SoC设计与评估的重要技术指标之一,现利用加权数据通路,提出一种新的低功耗SoC设计方法。该算法首先利用程序切片技术提取RTL级数据通路,然后采用贝叶斯网络训练获得各数据通路的权重(使用频率),以形成加权数据通路,最后根据各路径权值控制门控信号的产生,对权值小的通路优先插入门控逻辑或合并门控逻辑,从而有效降低系统功耗。实验结果表明,该算法与已有ODC低功耗算法相比功耗平均下降8.38%,面积开销平均减少6.8%,同时数据通路的简化也使得算法计算负荷大幅下降。

主 题 词：SoC 低功耗设计 寄存器传输级 加权数据通路 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 081201[081201] 0812[工学-测绘类] 

核心收录：

D　O　I：10.3969/j.issn.1002-137X.2011.02.071

馆 藏 号：203564612...