基于FPGA的快速RS码的实现

作     者：王波 孙一 冯为 金西 Wang Bo;Sun Yi;Feng Wei;Jin Xi

作者机构：中国科学技术大学物理系微电子学教研室合肥230026 

出 版 物：《电子测量技术》 (Electronic Measurement Technology)

年 卷 期：2009年第32卷第6期

页      码：143-147页

摘      要：RS码是一种有效的差错控制编码,它能够纠正数字信号在传输和存储过程中产生的突发、随机等错误,保证数据传输和存储的有效性。利用FPGA能快速经济地把电路描述转换为硬件实现的特点,本文采用Top-Down的方法对RS码进行了FPGA的设计实现。所有结构模块均实现RTL级建模,并对其中乘法器模块和BM迭代单元给出了详细的描述。最后利用EDA工具对整个模块进行了验证综合,结果表明,符合设计需求,该方案能很好地实现RS码,并且占用硬件资源少、速度快,工作频率能达到100MHz。

主 题 词：RS码 融 查找表 BM算法 生成多项式 

学科分类：11[军事学] 0810[工学-土木类] 1105[1105] 08[工学] 081002[081002] 110503[110503] 

D　O　I：10.3969/j.issn.1002-7300.2009.06.040

馆 藏 号：203571224...