8位RISCMCU Core设计

作     者：黄继业 郑立 周伟江 

作者机构：杭州电子工业学院电子信息分院浙江杭州310037 

出 版 物：《杭州电子工业学院学报》 (Journal of Hangzhou Institute of Electronic Engineering)

年 卷 期：2001年第21卷第6期

页      码：39-45页

摘      要：本文介绍基于RISC体系结构的微控制器IP核 --RISCMCUCore的设计与实现。主要包括指令集分析、指令译码与控制器的设计。RISCMCUCore规则的指令格式缩减了译码单元规模 ;优化设计的时序控制逻辑 ,使取指部件与执行部件同时工作 ,实现了二级流水线 ,达到单周期单指令(程序转移指令例外 )的执行速度。RISCMCUCore用可综合的VerilogHDL描述 ,按设计流程进行各级仿真验证 ,最后在VerilogXL上完成系统级指令测试。

主 题 词：超大规模集成电路 流水线 Verilog综合 RISC 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

D　O　I：10.3969/j.issn.1001-9146.2001.06.008

馆 藏 号：203571716...