基于28 nm工艺数字芯片的时钟树设计

作     者：陈力颖 汤勇 吕英杰 CHEN Li-ying;TANG Yong;Lyu Ying-jie

作者机构：天津工业大学电子与信息工程学院天津300387 天津工业大学天津市光电检测技术与系统重点实验室天津300387 南开大学电子信息与光学工程学院天津300071 

基　　金：天津市应用基础与前沿技术研究计划项目(15JCYBJC16300) 天津科技特派员项目(16JCTPJC45500) 

出 版 物：《天津工业大学学报》 (Journal of Tiangong University)

年 卷 期：2019年第38卷第1期

页      码：76-82页

摘      要：针对纳米级设计中时钟偏移大、时序不容易收敛等问题,提出了一种有效的时钟树综合(CTS)优化方案。以28 nm工艺的数字芯片为例,根据其时钟结构特点,将CTS过程分成两步完成。利用这种方法,采用Cadence公司的APR工具Encounter对数字模块进行时钟网络的设计;对分步CTS和传统CTS两种方法进行比较。结果表明:使用分步CTS的时钟偏移减小了52%,提高了时钟网络的性能,从而时序得到了很大的改善,芯片泄漏功耗也降低了45%。

主 题 词：数字芯片 时钟树设计 数字集成电路 物理设计 时钟树综合 时钟偏移 插入延迟 

学科分类：080903[080903] 0809[工学-计算机类] 0817[工学-轻工类] 08[工学] 0805[工学-能源动力学] 

D　O　I：10.3969/j.issn.1671-024x.2019.01.014

馆 藏 号：203572256...