嵌入式处理器TLB设计方法研究

作     者：范东睿 黄海林 唐志敏 FAN Dong-Rui;HUANG Hai-Lin;TANG Zhi-Min

作者机构：中国科学院计算技术研究所北京100080 

基　　金：国家"九七三"重点基础研究发展规划项目基金(2005CB321600) 国家"八六三"高技术研究发展计划项目基金(2005AA110010) 国家"八六三"高技术研究发展计划国际合作项目(20041080) 中国科学院计算技术研究所基础研究基金(20056610)资助~~ 

出 版 物：《计算机学报》 (Chinese Journal of Computers)

年 卷 期：2006年第29卷第1期

页      码：73-80页

摘      要：以处理器的TLB(Translation Look-aside Buffer)部件为研究对象,探讨嵌入式处理器TLB部件的高能效设计方法.用龙芯1号这款有代表性的真实处理器为设计模型,通过对功耗、面积、关键路径和性能等多方面的试验分析,提出了新颖的TLB低功耗设计方法.在经过改进后的TLB设计中,TLB部件的RAM部分的面积减少了50%,功耗降低了92.7%,整个TLB部件的面积减少了23.7%,功耗降低了28.5%,而电路延迟几乎没有增加,处理器的性能也没有受到影响.这充分说明改进方案是非常实用而有效的.

主 题 词：TLB 低功耗 龙芯 RAM 延迟 面积 

学科分类：0810[工学-土木类] 0808[工学-自动化类] 0839[0839] 08[工学] 0835[0835] 0811[工学-水利类] 081201[081201] 0812[工学-测绘类] 

核心收录：

D　O　I：10.3321/j.issn:0254-4164.2006.01.007

馆 藏 号：203578206...