SOC的可测试性设计策略

作     者：周宇亮 马琪 ZHOU Yu-liang;MA Qi

作者机构：杭州电子科技大学微电子CAD研究所杭州310018 

基　　金：浙江省重大科技攻关项目(2004C17002) 

出 版 物：《半导体技术》 (Semiconductor Technology)

年 卷 期：2006年第31卷第9期

页      码：687-691页

摘      要：介绍了几种主要的VLSI可测性设计技术,如内部扫描法、内建自测试法和边界扫描法等,论述如何综合利用这些方法解决SOC内数字逻辑模块、微处理器、存储器、模拟模块、第三方IP核等的测试问题,并对SOC的可测性设计策略进行了探讨。

主 题 词：可测试性设计 系统芯片 内部扫描 内建自测试 边界扫描 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

D　O　I：10.3969/j.issn.1003-353X.2006.09.015

馆 藏 号：203578382...