集成电路并行测试仪控制系统设计及其FPGA实现

作     者：夏鑫 张慧雷 缪小勇 

作者机构：南通富士通微电子股份有限公司江苏南通226006 南通大学电子信息学院江苏南通226019 武汉大学电子信息学院湖北武汉430072 

基　　金：2013年江苏省重大科技支撑项目(编号:SBE201301631) 

出 版 物：《中国集成电路》 (China lntegrated Circuit)

年 卷 期：2015年第24卷第11期

页      码：72-75页

摘      要：以FPGA为硬件平台,利用Verilog HDL语言对并行测试设备的控制系统进行RTL建模设计,在VCS平台下搭建测试平台对系统进行功能性仿真验证。利用Quartus II对项目进行编译、综合、时序分析和调试,生成RTL电路图,并下载到FPGA中进行硬件实现。实验结果表明,该设计成功实现了RFID晶圆并行测试仪的控制系统功能,这对于芯片生产商和测试厂商都具有重要的意义。

主 题 词：并行测试设备 FPGA Verilog HDL RFID 

学科分类：080903[080903] 0809[工学-计算机类] 080902[080902] 08[工学] 

D　O　I：10.3969/j.issn.1681-5289.2015.11.017

馆 藏 号：203587112...