看过本文的还看了

相关文献

该作者的其他文献

文献详情 >改进BM算法的高速RS译码器方案及其FPGA实现 收藏
改进BM算法的高速RS译码器方案及其FPGA实现

改进BM算法的高速RS译码器方案及其FPGA实现

作     者:郑文杰 李磊 冯穗力 叶梧 ZHENG Wen-jie;LI Lei;FENG Sui-li;YE Wu

作者机构:华南理工大学电子与通信工程系广东广州510641 

出 版 物:《电声技术》 (Audio Engineering)

年 卷 期:2007年第31卷第6期

页      码:22-26页

摘      要:介绍了一种高速的RS译码器的结构方案。由于一般BM算法的实现结构不规则,以及延时过长的缘故,在VLSI的设计中,广泛采用的是eE算法,采用的改进BM算法,使得BM算法的实现结构规则,并且延时更小。另外还采用了一种新的有限域乘法结构,有规则的结构,易于HDL语言实现。

主 题 词:前向纠错 RS码 有限域乘法器 BM算法 

学科分类:0810[工学-土木类] 08[工学] 081001[081001] 

D O I:10.3969/j.issn.1002-8684.2007.06.006

馆 藏 号:203593948...

读者评论 与其他读者分享你的观点

用户名:未登录
我的评分