8 bit 800 Msps高速采样保持电路的设计

作     者：潘星 王永禄 张正平 Pan Xing;Wang Yonglu;Zhang Zhengping

作者机构：重庆邮电大学重庆400065 中国电子科技集团公司第二十四研究所模拟集成电路国家重点实验室重庆400060 

基　　金：模拟集成电路国家重点实验室基金资助项目(9140C090106070C0902) 

出 版 物：《半导体技术》 (Semiconductor Technology)

年 卷 期：2008年第33卷第11期

页      码：1044-1047页

摘      要：为适应目前无线通信领域对高速A/D转换器的要求,采用在Cadence Spectre环境下进行仿真验证的方法,对高速A/D前端采样保持电路进行了研究。提出的高速采样保持电路(SH)采用SiGe BiCMOS工艺设计,该工艺提供了0.35μm的CMOS和46 GHzfT的SiGe HBT。基于BiCMOS开关射极跟随器(SEF)的SH,旨在比二极管桥SH消耗更少的电流和面积。在SH核心,电源电压3.3 V,功耗44 mW。在相干采样模式下,时钟频率为800 MHz时,其无杂波动态范围(SFDR)为-52.8 dB,总谐波失真(THD)为-50.4 dB,满足8 bit精度要求。结果显示设计的电路可以用于中精度、高速A/D转换器。

主 题 词：采样保持电路 高速 开关射极跟随器 双极互补金属氧化物半导体 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

D　O　I：10.3969/j.issn.1003-353X.2008.11.027

馆 藏 号：203594372...