用于减小总谐波失真的乘法器设计

作     者：张晋芳 鞠家欣 刘成 陈后金 Zhang Jinfang;Ju Jiaxin;Liu Cheng;Chen Houjin

作者机构：北京交通大学电子信息工程学院北京100191 北方工业大学信息工程学院北京100144 

基　　金：北京市火炬计划项目 2009010132 2010rh度科技型中小企业技术创新基金立项项目 

出 版 物：《半导体技术》 (Semiconductor Technology)

年 卷 期：2010年第35卷第9期

页      码：928-931页

摘      要：模拟乘法器是实现有源功率因数校正(APFC)的关键模块电路。为了提高APFC电路的性能,在对目前一般芯片中普遍采用校正电路的THD(总谐波失真)较大,导致功率因数较低的原因进行分析研究的基础上,给出了一种高线性度的单像限模拟乘法器,该乘法器在经典的电路结构上加以改进,采用双极型和CMOS混合工艺设计,在德国XFAB工艺厂进行流片。仿真测试和流片结果表明,该乘法器消除了传统的APFC电路总谐波失真较大的缺陷,提高了功率因数,并且没有增加版图面积,具有较高性价比,适合嵌入在中小功率APFC芯片中使用。

主 题 词：乘法器 有源功率因数校正 总谐波失真 高线性度 混合工艺 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

D　O　I：10.3969/j.issn.1003-353x.2010.09.018

馆 藏 号：203595232...