数字集成电路物理设计阶段的低功耗技术

作     者：桑红石 张志 袁雅婧 陈鹏 SANG Hong-shi;ZHANG Zhi;YUAN Ya-jing;CHEN Peng

作者机构：华中科技大学图像识别与人工智能研究所多谱信息处理技术国家级重点实验室湖北武汉430074 

基　　金：国家自然科学基金项目(60736010) 

出 版 物：《微电子学与计算机》 (Microelectronics & Computer)

年 卷 期：2011年第28卷第4期

页      码：73-75,80页

摘      要：通过一个图像处理SoC的设计实例,着重讨论在物理设计阶段降低CMOS功耗的方法.该方法首先调整PAD摆放位置、调整宏单元摆放位置、优化电源规划,得到一个低电压压降版图,间接降低CMOS功耗;接着,通过规划开关活动率文件与设置功耗优化指令,直接降低CMOS功耗.最终实验结果表明此方法使CMOS功耗降低了10.92%.基于该设计流程的图像处理SoC已经通过ATE设备的测试,并且其功耗满足预期目标.

主 题 词：集成电路 物理设计 电压降 低功耗 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

D　O　I：10.19304/j.cnki.issn1000-7180.2011.04.019

馆 藏 号：203595436...