一种0.18μm CMOS可编程分频器的设计

作     者：郑立博 张长春 郭宇锋 方玉明 刘蕾蕾 ZHENG Libo;ZHANG Changchun;GUO Yufeng;FANG Yuming;LIU Leilei

作者机构：南京邮电大学电子科学与工程学院南京210003 东南大学毫米波国家重点实验室南京210096 

基　　金：国家自然科学基金资助项目(61076073) 中国博士后科学基金资助项目(2012M521126) 江苏省自然科学基金资助项目(BK2012435) 东南大学毫米波国家重点实验室开放基金资助项目(K201223) 南京邮电大学科研启动金资助项目(NY211016) 

出 版 物：《微电子学》 (Microelectronics)

年 卷 期：2014年第44卷第6期

页      码：813-817页

摘      要：采用标准0.18μm CMOS工艺,设计了一种可编程分频器。基于基本分频单元的特殊结构,对除2/除3单元级联式可编程分频器的关键模块进行改进,将普通的CML型锁存器集成为包含与门的锁存器,提高了电路的集成度,有效地降低了电路功耗,提升了整体电路速度,并使版图更为紧凑。后仿真结果表明,在1.8V电源电压,输入频率fin=1GHz的情况下,可实现任意数且步长为1的分频比,相位噪声为-173.1dBc/Hz@1 MHz,电路功耗仅为9mW。

主 题 词：可编程分频器 除2/除3分频单元 电流模逻辑 相位噪声 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

D　O　I：10.13911/j.cnki.1004-3365.2014.06.025

馆 藏 号：203597360...