一种宽位乘法器设计方案

作     者：陈雷 高德远 樊晓桠 周昔平 彭和平 Chen Lei Gao Deyuan Fan Xiaoya Zhou Xiping Peng Heping(Aviation Microelectronic Center, Northwestern Polytechnical University, Xi’an 710072)

作者机构：西北工业大学航空微电子中心西安710072 

基　　金：国家部委预研项目资助 

出 版 物：《计算机工程与应用》 (Computer Engineering and Applications)

年 卷 期：2003年第39卷第34期

页      码：28-30页

摘      要：如何以合理的代价构造尽可能高速的低功耗的乘法器，尤其是位数较宽的乘法器(如32^*32，54^*54和64^*64等)是微处理器数据通路设计中极其重要的环节。文中使用一种折衷的补码分段Booth乘法器。经过论证，最后通过布局布线后的结果看出，补码分段Booth乘法器规模小，速度高，非常适合低功耗嵌入式应用。

主 题 词：微处理器 低功耗补码分段Booth乘法器 数据通路 

学科分类：08[工学] 081201[081201] 0812[工学-测绘类] 

核心收录：

D　O　I：10.3321/j.issn:1002-8331.2003.34.010

馆 藏 号：203598374...