6-T CMOS SRAM单元稳定性分析及设计优化

作     者：蔡洁明 魏敬和 刘士全 胡水根 印琴 Cai Jieming;Wei Jinghe;Liu Shiquan;Hu Shuigen;Yin Qin

作者机构：中国电子科技集团公司第五十八研究所江苏无锡214035 

出 版 物：《半导体技术》 (Semiconductor Technology)

年 卷 期：2015年第40卷第4期

页      码：261-272页

摘      要：介绍了一种由两个交叉耦合反向器构成的6-晶体管(6-T)存储单元的噪声容限分析方法。对6-T CMOS SRAM单元的稳定性作了分析及仿真。借助SPICE和MATLAB工具,对存储单元在数据保持和数据读取时的稳定性、数据写入过程中的可靠性及其之间的关系进行了深入研究。对可能影响噪声容限的因素,如单元比、上拉比、MOS管的阈值电压、位线预充电压、电源电压以及温度进行了仿真讨论,并从中得到合适的电路设计参数。流片结果表明,理论分析与实测数据相符。分析数据对基于CSMC 0.5μm CMOS工艺的SRAM电路设计优化具有指导作用。

主 题 词：6-T存储单元 噪声容限 读稳定性 写可靠性 设计优化 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

D　O　I：10.13290/j.cnki.bdtjs.2015.04.004

馆 藏 号：203601679...