可重构阵列处理器Harris算法并行化实现

作     者：吴皓月 邓军勇 山蕊 张玉婷 贺飞龙 WU Hao-yue;DENG Jun-yong;SHAN Rui;ZHANG Yu-ting;HE Fei-long

作者机构：西安邮电大学电子工程学院陕西西安710121 西安邮电大学计算机学院陕西西安710121 

基　　金：国家自然科学基金(61772417 61602377 61634004 61272120) 国家自然基金(61802304) 陕西省国际科技合作计划项目(2018KW-006) 陕西省科技统筹创新工程项目(2016KTZDGY02-04-02) 陕西省重点研发计划(2017GY-060) 

出 版 物：《微电子学与计算机》 (Microelectronics & Computer)

年 卷 期：2019年第36卷第4期

页      码：67-71页

摘      要：本文提出可重构阵列处理器Harris并行化的算法映射方式,其中可重构阵列处理器解决了算法在硬件上修改就需要结构重新调整的缺陷同时簇间并行化解决了算法在软件速度和延时的缺陷.通过modelsim、Xilinx公司硬件设计工具ISE和BEE4开发平台实现Harris算法对分辨率为512*512的图像映射,实验结果表明,整个算法映射时间为0.143 ms,这个时间相比于相同条件下CPU、GPU、FPGA实现Harris算法映射的时间都短.

主 题 词：Harris算法 可重构阵列处理器 并行性 

学科分类：08[工学] 081201[081201] 0812[工学-测绘类] 

D　O　I：10.19304/j.cnki.issn1000-7180.2019.04.014

馆 藏 号：203621897...