采用高速A/D和FPGA的视频解码器

作     者：郭宏楼 胡新安 王水平 

出 版 物：《电子技术（上海）》 (Electronic Technology)

年 卷 期：2006年第33卷第5期

页      码：67-69页

摘      要：基于高速A/D和FPGA,针对PAL制黑白全电视信号的特点而提出来的视频解码器的设计方案,基于采样时钟的高精度定时器与选通脉冲发生器,利用选通脉冲实现对全电视信号中特定同步信息的提取,可以产生各种同步时序信号,实现对全电视信号的解码。

主 题 词：视频解码器 高速A/D FPGA 全电视信号 脉冲发生器 高精度定时器 PAL制 采样时钟 时序信号 选通 

学科分类：0810[工学-土木类] 080902[080902] 0809[工学-计算机类] 08[工学] 081001[081001] 

D　O　I：10.3969/j.issn.1000-0755.2006.05.017

馆 藏 号：203624465...