1.25Gbps串并并串转换接收器的低抖动设计

作     者：刘玮 肖磊 杨莲兴 LIU Wei;XIAO Lei;YANG Lianxing

作者机构：复旦大学专用集成电路与系统国家重点实验室上海201203 

出 版 物：《固体电子学研究与进展》 (Research & Progress of SSE)

年 卷 期：2009年第29卷第1期

页      码：99-105页

摘      要：对1.25Gbps应用于千兆以太网的低抖动串并并串转换接收器进行了设计,应用了带有频率辅助的双环时钟数据恢复电路,FLL扩大了时钟数据恢复电路的捕捉范围。基于三态结构的鉴频鉴相从1.25Gbps非归零数据流中提取时钟信息,驱动一个三级的电流注入环形振荡器产生1.25GHz的低抖动时钟。从低抖动考虑引入了均衡器。该串并并串转换接收器采用TSMC0.35μm2P3M3.3V/5V混合信号CMOS技术工艺。测试结果表明了输出并行数据有较好的低抖动性能:1σ随机抖动(RJ)为7.3ps,全部抖动(TJ)为58mUI。

主 题 词：低抖动 时钟数据恢复电路 压控振荡器 双环 鉴相器 串并并串转换 

学科分类：080904[080904] 0808[工学-自动化类] 0809[工学-计算机类] 08[工学] 0805[工学-能源动力学] 0702[理学-物理学类] 

核心收录：

D　O　I：10.3969/j.issn.1000-3819.2009.01.022

馆 藏 号：203625339...