基于扩展汉明码的BISR设计优化

作     者：沙亚兵 李文石 

作者机构：苏州大学电子信息学院江苏苏州215001 雄立科技(苏州)有限公司江苏苏州215021 

基　　金：江苏省高校自然科学研究项目资助(09KJB510017) 

出 版 物：《微电子学与计算机》 (Microelectronics & Computer)

年 卷 期：2011年第28卷第12期

页      码：92-95页

摘      要：BISR本质是自动实现电路内部纠错.为监督SARM中的176bit宽并行数据,提出一种基于扩展汉明码设计BISR电路的优化技术.将并行数据劈裂为两个模块,分别利用基于扩展汉明码的独立ECC,组建BISR架构.根据异或逻辑的可交换性,重排子运算项,建立XOR-Tree可合并项的特征图,观察与提取可以共用的子运算项,借助这种"兼容"策略优化XOR-Tree,在TSMC 90nm工艺中满足了降低时延和面积的工程要求.仿真结果显示,时延与面积分别降低了约28%和约35%,功耗降低约36%.最终时延为1.5ns,面积为6 200μm2,功耗是0.54mW,表明了本优化方法的有效性.

主 题 词：BISR ECC XOR-Tree 时延 面积 功耗 

学科分类：081203[081203] 08[工学] 0835[0835] 0812[工学-测绘类] 

D　O　I：10.19304/j.cnki.issn1000-7180.2011.12.022

馆 藏 号：203626720...