多芯片组件高速电路布局布线设计及信号传输特性仿真

作     者：畅艺峰 杨银堂 柴常春 

作者机构：西安电子科技大学宽禁带半导体材料与器件教育部重点实验室陕西西安710071 

基　　金：国家部委预研资助项目 

出 版 物：《西安电子科技大学学报》 (Journal of Xidian University)

年 卷 期：2005年第32卷第1期

页      码：44-47页

摘      要：以检测器电路为例,利用APD(AdvancedPackageDesigner)软件实现了电路的多芯片组件布局布线设计.结合信号在时域和频域的反射、延时和电磁干扰分析结果,对电路布局布线结构进行了反复调整.采用50MHz脉冲信号触发,噪声裕量增大了124 86mV;上、下过冲分别减小了180.61mV,465 36mV;传输延时、开关延时和信号建立时间分别缩短了0 407835ns,0 4188ns,0.35968ns,同时输入信号的相对延时不超过0 2ns,电磁干扰强度也减小了10%以上.仿真结果表明经调整和改进后的电路布局和布线设计可以满足信号传输的要求.

主 题 词：多芯片组件 布局布线 电磁干扰 

学科分类：080903[080903] 0808[工学-自动化类] 0809[工学-计算机类] 08[工学] 0812[工学-测绘类] 

核心收录：

D　O　I：10.3969/j.issn.1001-2400.2005.01.010

馆 藏 号：203634710...