基于CPLD的时间控制器设计

作     者：赖义汉 LAI Yihan

作者机构：龙岩学院物理与机电工程学院 福建省龙岩市364012 

出 版 物：《电子工程师》 (Electronic Engineer)

年 卷 期：2007年第33卷第7期

页      码：56-59页

摘      要：以CPLD(复杂可编程逻辑器件)为核心的时间控制器与传统时间控制器相比,具有外围电路少、集成度高、可靠性强等优点。该时间控制器的设计是以VHDL为开发工具,以MAX+PLUSⅡ为软件平台,采用模块化设计。该控制器具有数字时钟功能,又有定时器功能,能方便灵活地设置开启时间和关闭时间,在路灯、广告灯箱、霓虹灯等处具有广泛的应用。文中给出了部分模块的VHDL源程序及仿真图。

主 题 词：CPLD VHDL 时间控制器 

学科分类：08[工学] 0802[工学-机械学] 0835[0835] 080201[080201] 

D　O　I：10.3969/j.issn.1674-4888.2007.07.018

馆 藏 号：203640246...