数字后端约束设计

作     者：许超 李哲英 

作者机构：北京交通大学电子信息工程学院北京100044 北京联合大学微电子研究所北京100101 

基　　金：国家自然基金项目(NSFC609976024) 北京市教委PHR(IHLB)20090513项目 

出 版 物：《北京联合大学学报》 (Journal of Beijing Union University)

年 卷 期：2011年第25卷第3期

页      码：29-33页

摘      要：主要介绍集成电路设计中数字集成电路后端的完整设计流程和一些参数设计的问题,侧重分析了时序约束文件的生成方法和与数字集成电路前端时序约束的区别和联系,最后通过一个USB1.1模块实例系统地介绍了数字后端设计实现的原理和方法。

主 题 词：电子设计自动化(EDA) 通用串行总线(USB) 专用集成电路(ASIC) 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

D　O　I：10.3969/j.issn.1005-0310.2011.03.008

馆 藏 号：203641899...