一种低硬件开销的高级加密标准设计

作     者：陈海进 景为平 

作者机构：南通大学江苏省专用集成电路设计重点实验室南通226007 

基　　金：上海市科委集成电路设计创新基金资助项目(027062011) 

出 版 物：《计算机工程》 (Computer Engineering)

年 卷 期：2005年第31卷第20期

页      码：165-167页

摘      要：在智能卡、PDA等便携式设备中,希望使用面积小的密码芯片。通过对AES算法进行结构优化,有效地减小了硬件实现时的开销。使用Verilog HDL语言设计并在Altera APEX20K器件中验证通过,设计集成了加密/解密模式及所有3种密钥长度,为进一步的VLSI实现提供了FPGA原形验证。

主 题 词：高级加密标准 CMOS 逻辑综合 FPGA 

学科分类：0810[工学-土木类] 0808[工学-自动化类] 0839[0839] 08[工学] 0835[0835] 0701[理学-数学类] 0811[工学-水利类] 081201[081201] 0812[工学-测绘类] 

核心收录：

馆 藏 号：203648927...