HDTV中面积优化的RS解码器VLSI实现

作     者：郭艳飞 李占才 王沁 GUO Yanfei;LI Zhancai;WANG Qin

作者机构：北京科技大学信息工程学院北京100083 

出 版 物：《计算机工程》 (Computer Engineering)

年 卷 期：2006年第32卷第16期

页      码：11-13,28页

摘      要：提出了一种面积优化的Reed-Solomon(RS)解码器实现方法,其运用折叠结构来实现解码过程矢量运算的求解电路。该方法提高了解码器主要运算部件的复用率,缩减了其电路规模。基于TSMC0.25标准单元库的实现结果显示该文设计的解码器电路规模为约27000门,与同类设计相比规模最大可缩减39%,该设计已集成在一款符合DVB-C标准的HDTV信道解调芯片中并已通过实场测试。

主 题 词：RS解码器 集成电路 数字电视 

学科分类：080903[080903] 0810[工学-土木类] 0809[工学-计算机类] 08[工学] 081001[081001] 

核心收录：

D　O　I：10.3969/j.issn.1000-3428.2006.16.005

馆 藏 号：203648928...