基于可配置VLIW结构DSP的RS译码算法设计

作     者：亓洪亮 李挥 林晓辉 QI Hong-liang;LI Hui;LIN Xiao-hui

作者机构：北京大学深圳研究生院集成微系统重点实验室广东深圳518055 深圳大学信息工程学院广东深圳518050 

基　　金：国家863计划(No.2007AA01Z218) 项目名称:最少缓存电路交换式超大规模路由交换结构 国家自然科学基金(NSFC:60872010 60602066) 项目名称:基于网络编码理论的分布式路由与交换结构研究 广东省自然科学基金(2008年NSFGD:No.82518057) 项目名称:最优缓存QoS保证超大规模接入路由结构 

出 版 物：《通信技术》 (Communications Technology)

年 卷 期：2009年第42卷第8期

页      码：186-188,191页

摘      要：VLIW体系结构是高端DSP大多采用的体系结构,此结构有很强的指令级并行运算能力。一般的DSP应用开发,都是针对具体型号的DSP进行软件的设计和优化。为了更好地利用DSP资源、提高性能、节约成本,文中提出了一种软硬件协同设计的方法。通过RS码的Euclid译码算法的实现,充分体现了可配置VLIW结构DSP的性能优势和开发周期短。达到面向应用的硬件和软件最优。

主 题 词：VLIW DSP RS Euclid算法 软硬件协同设计 硬件可配置 

学科分类：0711[理学-心理学类] 07[理学] 08[工学] 080401[080401] 0804[工学-材料学] 080402[080402] 

D　O　I：10.3969/j.issn.1002-0802.2009.08.061

馆 藏 号：203649974...