基于Verilog HDL实现RISC微处理器

作     者：周伟 ZHOU Wei (Software Engineering Institute, East China Normal University, Shanghai 200062, China)

作者机构：华东师范大学软件学院上海200062 

出 版 物：《计算机辅助工程》 (Computer Aided Engineering)

年 卷 期：2004年第13卷第4期

页      码：68-71页

摘      要：介绍基于精简指令计算机技术的8位微处理器的设计与实现,主要包括指令集取指、 分析、执行、回写单元的设计;以及取指、执行、回写三级流水线技术的实现。微处理器包 含8个基本部件:时钟发生器、指令寄存器、累加器、算术逻辑运算单元、数据控制器、状 态控制器、程序计数器、地址译码器。设计使用可综合的Verilog HDL语言描述,采用Xilinx 公司最新的集成开发工具软件ISE 6.2及该公司的XC9572 Flash工艺CPLD器件和Modelsim 验证实现。

主 题 词：RISC微处理器 地址译码器 指令寄存器 工具软件 指令集 XC 8位微处理器 累加器 HDL语言 Xilinx公司 

学科分类：08[工学] 081201[081201] 0812[工学-测绘类] 

D　O　I：10.3969/j.issn.1006-0871.2004.04.017

馆 藏 号：203654816...