一种折叠内插式高速模数转换器的设计

作     者：刘斌乙 戎蒙恬 郑晔鑫 LIU Bin-yi;RONG Meng-tian;ZHENG Ye-xin

作者机构：上海交通大学芯片与系统研究中心上海200240 

基　　金：国家自然科学基金委创新研究群体基金项目(60521002) 上海应用材料研究与发展基金(0501) 

出 版 物：《信息技术》 (Information Technology)

年 卷 期：2007年第31卷第5期

页      码：17-21页

摘      要：描述了一种8bit,125MS/s采样率的折叠内插式ADC采用折叠内插结构设计。系统采用全并行结构的粗量化器实现高3位的量化编码,细量化部分采用折叠内插结构实现低5位的量化编码。电路设计中涉及分布式采样保持电路、折叠内插电路并在文章最后提出一种粗量化修正电路设计。通过HSPICE仿真测试,在采样频率为125MHz下对100M以内的输入频率测试,ADC信噪比达到40.0dB以上,功耗仅为170mW。

主 题 词：模数转换器 折叠内插 粗量化修正 

学科分类：11[军事学] 0810[工学-土木类] 1105[1105] 08[工学] 081002[081002] 110503[110503] 

D　O　I：10.13274/j.cnki.hdzj.2007.05.005

馆 藏 号：203655634...