一种低复杂度RS编码器的FPGA实现

作     者：付兴 樊孝明 FU Xing;FAN Xiaoming

作者机构：桂林电子科技大学信息与通信学院广西桂林541004 

出 版 物：《电视技术》 (Video Engineering)

年 卷 期：2011年第35卷第9期

页      码：50-53页

摘      要：提出了一种新的基于标准基的有限域并行常系数乘法器结构,使用该结构设计了低复杂度的RS(204,188)编码器。该编码器由15个常系数乘法器构成。每个常系数乘法器通过共享一些相同硬件操作,使得编码器中异或门XOR的数目减少了30%左右。最后在FPGA上实现了该编码电路,并用QuartusⅡ7.2自带的SignalTap逻辑分析仪进行了片上验证。结果表明,与以往的RS编码器相比,该编码器具有速度快和占用硬件资源少的特点。

主 题 词：RS编码 常系数乘法器 FPGA 

学科分类：07[理学] 08[工学] 070104[070104] 081101[081101] 0701[理学-数学类] 0811[工学-水利类] 

D　O　I：10.3969/j.issn.1002-8692.2011.09.017

馆 藏 号：203657135...