小数分频频率合成器中Σ-Δ调制器设计与实现

作     者：晏敏 徐欢 乔树山 杨红官 郑乾 戴荣新 程呈 YAN Min;XU Huan;QIAO Shu-shan;YANG Hong-guan;ZHENG Qian;DAI Rong-xin;CHENG Cheng

作者机构：湖南大学物理与微电子科学学院湖南长沙410082 中国科学院微电子研究所北京100029 

基　　金：湖南省科技计划资助项目(2012GK3151) 

出 版 物：《湖南大学学报（自然科学版）》 (Journal of Hunan University:Natural Sciences)

年 卷 期：2014年第41卷第10期

页      码：91-95页

摘      要：介绍了一种应用于小数分频频率合成器的Σ-Δ调制器的设计,该调制器采用三阶级联的MASH1-1-1结构,并利用流水线技术,提高了调制器的工作频率.电路设计采用Verilog HDL硬件描述语言实现,基于QuartusⅡ工具进行测试验证,结果表明,调制器最高工作频率为240.56MHz.最终采用SMIC 0.18μm CMOS工艺,完成了电路版图设计.芯片面积为34 148.5μm2,芯片总功耗为1.284mW,与传统设计相比,面积降低了31.23%,功耗降低了46.14%.

主 题 词：调制器 频率合成器 MASH1-1-1 流水线技术 CMOS 

学科分类：080902[080902] 0809[工学-计算机类] 08[工学] 

核心收录：

馆 藏 号：203658954...