基于深亚微米工艺长互连线延迟优化的设计方法研究

作     者：李仁发 徐实 赵振宇 王耀 刘畅 胡逸騉 LI Ren-fa;XU Shi;ZHAO Zhen-yu;WANG Yao;LIU Chang;HU Yi-kun

作者机构：湖南大学信息科学与工程学院湖南长沙410082 

出 版 物：《湖南大学学报（自然科学版）》 (Journal of Hunan University:Natural Sciences)

年 卷 期：2015年第42卷第4期

页      码：85-92页

摘      要：随着SoC方法学的使用,集成电路越来越复杂,设计规模越来越大,连线延时已经成为影响时序收敛的关健因素之一.本文提出了一种基于物理设计的长线互连优化方法,即优化关键单元的布局,并选取、增、减repeater来优化时序.本方法根据单元间的位置测定单元间距,指导设计中需要插入的repeater位置及数量.长互连延迟的优化效果与所使用的单元、插入单元的间距、选用的线宽等影响因素有密切关系.28nm工艺下,在间距200μm^250μm时插入8倍驱动(×8)规格的反相器(缓冲器)时效果最好.其次,将互连线上的缓冲器换成反相器,互连延迟能降低10%.第三,使用更宽的走线能使长互连线延时再降低20~30ps.

主 题 词：物理设计 预布局 长线优化 EDA 优化时序 

学科分类：08[工学] 081201[081201] 0812[工学-测绘类] 

核心收录：

D　O　I：10.16339/j.cnki.hdxbzkb.2015.04.013

馆 藏 号：203659137...