基于65nm工艺数字IC物理设计中信号串扰的预防

作     者：王淑芬 吴秀龙 Wang Shufen;Wu Xiulong

作者机构：安徽大学微纳电子器件与集成电路设计省级实验室 

基　　金：安徽省教育厅重点科研项目(KJ2010A022) 

出 版 物：《电子技术（上海）》 (Electronic Technology)

年 卷 期：2012年第39卷第1期

页      码：47-48页

摘      要：数字集成电路的不断发展和制造工艺的不断进步,使得物理设计面临着越来越多的挑战。特征尺寸的减小,使得后端设计过程中解决信号完整性问题是越来越重要。互连线间的串扰就是其中的一个,所以在后端设计的流程中,对串扰的预防作用也显得尤为重要。本文就TSMC 65nm工艺下,根据具体的设计模块,探索物理设计流程中如何才能更好的预防串扰对芯片时序的影响。

主 题 词：串扰 物理设计 数字集成电路 

学科分类：070207[070207] 07[理学] 0702[理学-物理学类] 

D　O　I：10.3969/j.issn.1000-0755.2012.01.015

馆 藏 号：203673080...